凭借Cadence东西简化PCB规划流程

本文翻译转载于 ：Cadence。凭借Blog 。西简

作者：MSATeam。规划

PCB。流程规划团队常常堕入重复的凭借规划和。仿真  。西简循环中，规划需求屡次迭代才干满意 PCB 规划束缚。流程在 CadenceLIVE SV 2025 大会上 ，凭借Cadence 的西简客户 Priya Boopalan（来自 ZF，一家为乘用车、规划商用车和工业技能供给先进移动产品和体系的流程全球。科技 。凭借公司）和 Go
。西简pi。规划chandran Annadurai（来自 Formfactor Inc.，一家为整个 IC 生命周期供给要害测验和丈量技能的抢先供货商）解说了 Cadence 的东西怎么经过将仿真阶段提前到规划流程中来改进 PCB 规划流程 。

本文中，Priya 和 Gopi 共享了怎么运用集成到
。 Allegro 。X Design 渠道的 Sigrity X Aurora PCB Analysis 来缩短 PCB 规划周期，并供给了有关他们运用该软件的经历的更多见地。

ZF 轿车 PCB 规划中的 MIPI
。 接口。

Priya 向咱们介绍了怎么将 MIPI 接口（摄像头到。处理器 。）有效地集成到 ZF 轿车 PCB 规划中
。

轿车运用的 PCB 规划一般需求咱们满意低功耗和电磁搅扰/兼容性（EMI/ 。EMC。）要求，以及高速数据。信号。合规性。咱们的 PCB 规划团队最近将仿真作业直接交到规划人员手中 ，然后缩短了规划完结时刻。运用 Cadence Sigrity X Aurora PCB 剖析软件，咱们的规划人员可以在其规划东西环境中查看阻抗不连续性和过度串扰，乃至可以生成 S 参数来验证高速差分对的刺进和回波损耗。事实证明 ，这种“数字孪生”办法比在规划彻底布线后进行的传统 SI/PI 仿真功率高得多。咱们发现 ，一旦切换到规划内剖析 ，咱们的移动职业处理器接口（MIPI）摄像头单元的完结速度可以进步 40% 。

Formfactor 的大型杂乱 PCB 规划
。

Gopi 共享了 Formfactor 怎么运用主动选择性切开将规划主动裁剪到重视区域 ，然后高效剖析大型杂乱 PCB 规划。

Formfactor 的测验板规划极具挑战性，因为它们尺度巨大 、层数很多
 、布线互连密度高
。咱们的方针是赶快规划好每一块电路板 ，一起保证高质量的 。电源。传输、纯洁的信号质量以及精确匹配的信号推迟。曩昔，规划过程中的剖析总是意味着咱们有必要停下来 ，将规划转化为仿真东西  。因为规划规划巨大，这很快就变得难以为继
。但是，凭借 Sigrity X Aurora PCB 剖析，咱们可以在规划东西中专心于规划的一个子集，并快速评价信号和功率方针 。这种规划和剖析的交融进步了规划功率，使咱们可以将测验板的完结时刻缩短了一半。因为咱们规划团队的许多成员并非信号和电源完整性方面的专家，因而，当咱们的规划未能到达方针时，咱们恳求 Cadence 运用其强壮的。 AI 。引擎来优化规划。这或许意味着调整走线宽度/长度/距离
，以及/或许增加缝合过孔，以改进高速信号的信号回来途径。

定论。

Sigrity X Aurora PCB 剖析可以协助 ZF 和 Formfactor 等公司简化 PCB 规划流程
，并经过在规划过程中进行剖析，供给快速精确的成果 ，然后更快地将产品推向市场，一起协助规划人员在规划周期的前期发现并解决问题 。Aurora 的仿真速度比传统办法快 10 倍，其主动裁剪功用可削减规划数据库的巨细，使规划人员可以专心于需求重视的区域 。

Cadence 感谢 Priya 和 Gopi 的专业知识以及他们在 PCB 规划剖析方面的经历和愿景。如需观看他们的 CadenceLIVE 点播演示
，请注册 CadenceLIVE 并拜访多物理场专题。